
# A Partial English Translation of JP H4-322216A

Page 3, col. 4, lines 14-30

[0010] FIG. 3 shows the circuit configuration of a TFT-LCD including a signal-side drive circuit for row-by-row inverted driving, and FIG. 4 shows a timing chart of the gate signal group  $V_{G1}$  to  $V_{G480}$ , the selection signal group  $\phi 1$  and  $\phi 2$ , and the suitable drain signal  $V_{DX}$ . In the figure, LC is the liquid crystal,  $Q_T$  are the transfer gate TFTs,  $C_{line}$  is the line memory capacitance,  $V_{D1}$  to  $V_{D960}$  are the drain signal groups,  $V_C$  is the center potential of the amplitude of the drain signal, and  $t_1$  is the selection time of one gate line of the display portion. Here, the transfer gate TFTs  $Q_T$  are formed by laser annealing a-Si TFTs. As for the operation, while a gate line is selected, display signals (drain signals) for 960 columns are twice written respectively into the liquid crystal terminal portions of the display portion. Consequently, only 962 (960+2) lead electrodes are sufficient on the signal side, where conventionally 1920 lead electrodes were necessary. Thus, the costs of the signal-side driver can be decreased.

FIG. 3

FIG. 4



# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-322216

(43) Date of publication of application: 12.11.1992

(51)Int.CI.

G02F 1/133 G09G 3/36

(21)Application number: 03-091929

(71)Applicant: HITACHI LTD

(22)Date of filing:

23.04.1991


(72)Inventor: TAKAHATA MASARU

KITAJIMA MASAAKI

#### (54) LIQUID CRYSTAL DISPLAY DEVICE

## (57)Abstract:

PURPOSE: To obtain superior display quality even if field-effect mobility decreases owing to variance among processes by making the width of a gate pulse when a plus drain signal is applied longer than the width of the gate pulse when a minus drain signal is applied. CONSTITUTION: The timing of gate signal groups VG1-VG480 in the row-by-row inverted driving of a-Si TFTs is as shown in figure. In the figure, VDK is an optional drain signal, t2 the gate pulse width when the drain signal is plus, t3 the gate pulse width when the drain signal is minus. VC the center potential of the amplitude of the drain signal. Namely, the gate pulse width t2 when the drain signal is plus is longer than the gate pulse width t3 when minus. Therefore, when the drain signal is plus, the driving ability of the a-Si TFTs is low, but the gate pulse width t2 is long, so the drain signal is applied sufficiently to a liquid crystal terminal part.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平4-322216

(43)公開日 平成4年(1992)11月12日

(51) Int.Cl. <sup>5</sup>		識別記号	<b>庁内整理番号</b>	FΙ	技術表示箇所
G02F	1/133	550	7820-2K		
G09G	3/36		7926-5G		

#### 審査請求 未請求 請求項の数7(全 9 頁)


(21)出願番号	特願平3-91929	(71)出願人	000005108
		•	株式会社日立製作所
(22) 出願日	平成3年(1991)4月23日		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	高畠 勝
			茨城県日立市久慈町4026番地 株式会社日
			立製作所日立研究所内
		(72)発明者	北島 雅明
			茨城県日立市久慈町4026番地 株式会社日
			立製作所日立研究所内
		(74)代理人	弁理士 高田 幸彦

#### (54) 【発明の名称】 液晶表示装置

#### (57)【要約】

【目的】 a-Si TFT-LCDにおいて、プロセスのバラツキ等により電界効果移動度が低下しても表示品質の優れた液晶表示装置を提供する。

【構成】行毎反転駆動のa-S! TFT-LCDのゲートの駆動波形において、正極性のドレイン信号が印加された時のゲートパルス幅は負極性のドレイン信号が印加された時のゲートパルス幅より長くする。



#### 【特許請求の範囲】

【請求項1】行列方向に配置された各画素と対応するよ うに設けられた画素用TFT、該TFTのゲート電極を 各行ごとに共通接続する走査電極、該TFTのドレイン を各列ごとに共通接続する信号電極、該TFTのソース と接続されている各画素の表示電極、走査電極への駆動 信号出力を制御する走査側駆動回路、信号電極への駆動 信号出力を制御する信号側駆動回路、および行毎反転駆 動を有する液晶表示装置において、正極性のドレイン信 号が印加された時のゲートパルス幅は負極性のドレイン 10 信号が印加された時のゲートパルス幅より長いことを特 徴とする液晶表示装置。

【請求項2】行列方向に配置された各画素と対応するよ うに設けられた画素用TFT、該TFTのゲート電極を 各行ごとに共通接続する走査電極、該TFTのドレイン を各列ごとに共通接続する信号電極、該TFTのソース と接続されている各画素の表示電極、走査電極への駆動 信号出力を制御する走査側駆動回路、信号電極への駆動 信号出力を制御する信号側駆動回路、および行毎反転駆 動を有する液晶表示装置において、走査側の奇数ライン 20 群に許容される1ラインの選択時間と走査側の偶数ライ ン群に許容される1ラインの選択時間とは異なることを 特徴とする液晶表示装置。

【請求項3】請求項1記載の信号側駆動回路の構成は、 各列ごとにトランスファーゲートTFTとラインメモリ となるコンデンサを具備し、ドレイン信号(表示信号)群  $V_{\mathfrak{d} \, 1} \sim V_{\mathfrak{d} \, n}$  は各々 2 個のトランスファーゲートTFTの ドレインに接続され、選択信号群φ1, φ2 は各々複数の トランスファゲートTFTのゲートに接続されており、 正極性のドレイン信号が印加された時の選択信号群 30 φ1, φ2 各々の選択パルス幅は負極性のドレイン信号が 印加された時の選択信号群 Φ1, Φ2 各々の選択パルス幅 より長いことを特徴とする液晶表示装置。

【請求項4】請求項1記載の信号側駆動回路の構成は、 奇数列(或は偶数列) ごとにトランスファーゲートTF Tとラインメモリとなるコンデンサを具備し、ドレイン 信号(表示信号)群 Vոյ ~ Vոս は各々奇数列(或は偶数 列) のトランスファーゲートTFTのドレインおよび隣 の偶数列(或は奇数列)の信号電極に接続され、選択信 号oはトランスファゲートTFTのゲートに接続されて 40 おり、正極性のドレイン信号が印加された時の選択信号 φの選択パルス幅は負極性のドレイン信号が印加された 時の選択信号すの選択パルス幅より長いことを特徴とす る液晶表示装置。

【請求項5】行列方向に配置された各画素と対応するよ うに設けられた画素用TFT、該TFTのゲート電極を 各行ごとに共通接続する走査電極、該TFTのドレイン を各列ごとに共通接続する信号電極、該TFTのソース と接続されている各国素の表示電極,走査電極への駆動 信号出力を制御する走査側駆動回路、信号電磁への駆動 50 Vt1~Vctsの はゲート信号群、Vntは任意のドレイン

信号出力を制御する信号側駆動回路、および列毎反転駆 動を有する液晶表示装置において、信号側駆動回路の構 成は、各列ごとにトランスファーゲートTFTとラインメ モリとなるコンデンサを具備し、ドレイン信号(表示信 号)群 Vロコー Vロ は各々2個のトランスファーゲートT FTのドレインに接続され、選択信号群φ1, φ2 は各々 複数のトランスファゲートTFTのゲートに接続されて おり、正極性のドレイン信号が印加された時の選択信号 **め1 の選択パルス幅は負極性のドレイン信号が印加され** た時の選択信号 φ ፣ の選択パルス幅より長いことを特徴 とする液晶表示装置。

【請求項6】行列方向に配置された各画素と対応するよ うに設けられた画素用TFT、該TFTのゲート電極を 各行ごとに共通接続する走査電極、該TFTのドレイン を各列ごとに共通接続する信号電極、該TFTのソース と接続されている各国素の表示電極、走査電極への駆動 信号出力を制御する走査側駆動回路、信号電極への駆動 信号出力を制御する信号側駆動回路、および列毎反転駆 動を有する液晶表示装置において、信号側駆動回路の構 成は、奇数列(或は偶数列)ごとにトランスファーゲー トTFTとラインメモリとなるコンデンサを具備し、ド レイン信号(表示信号)群Vp1~Vp1は各々奇数列(或 は偶数列) のトランスファーゲートTFTのドレインお よび隣の偶数列(或は奇数列)の信号電極に接続され、 選択信号のはトランスファゲートTFTのゲートに接続 されており、1ゲートラインの選択時間内でもがオン電 圧になっている時間とゆがオフ電圧になっている時間と では異なることを特徴とする液晶表示装置。

【請求項7】請求項3, 4, 5, 6で記載されているト ランスファゲートTFTはアモルファスシリコンをレー ザアニールすることにより形成されることを特徴とする 液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置に係り、 特にアモルファスシリコンTFTを用いたアクティブマ トリクス液晶ディスプレイの表示品質の向上、およびコ スト低減に関するものである。

[0002]

【従来の技術】従来、a-Si(アモルファスシリコ ン) を用いたアクティブマトリクス液晶ディスプレイの 駆動に関しては、例えばソサイエティー・フォー・イン フォメーション・ディスプレイ・ダイジェスト89〔1 989年) 第151ページから第154ページ (Societ y for Information Display 8 9 Digest (198 9] . pp. 151-154)において記されている。図 2に上記駆動波形およびTFT-LCD (Thin Film Ir ansistor-Liquid Crystal Display) の回路構成を示 す。図中において、Voi~Voio20はドレイン信号群、

3

信号、Vc はドレイン信号の振幅の中心電位、LCは液 晶、 t : は表示部 1 ゲートラインの選択時間である。図 中に示すように駆動方法としては、フリッカを低減させ る目的で1ゲートライン毎にドレイン信号の極性を反転 させる駆動、即ち、行毎反転駆動を用いている。

[0003]

【発明が解決しようとする課題】上記した従来技術は、 次のような問題点を有していた。

【0004】すなわち、a-Si TFTは本質的に駆 動能力が低いデバイスなので、プロセスのバラツキ等に 10 けれども、ゲートパルス幅は長いので、ドレイン信号は より電界効果移動度が低下すると、480ライン程度の ディスプレイの駆動でさえ困難になる。この主原因は正 極性時におけるドレイン信号が a-Si TFTを介し て液晶端子部に充分に印加されないことにある。これは ドレイン信号が正極性時には、TFTのデバイス動作に おけるゲート・ソース間電位Visが液晶端子部の電位の 上昇とともに低下するため、TFTのオン抵抗が徐々に 上昇する理由によるものである。一方、ドレイン信号が 負極性時には、Vcs は液晶端子部の電位の低下には関係 なく一定なのでTFTのオン抵抗は充分低い。よって、 ドレイン信号が負極性時にはドレイン信号は液晶端子部 に比較的高速に印加される。

【0005】本発明の目的は、以上に述べた問題点を解 決し、480ライン以上のディスプレイにおいて表示品 質の優れた液晶表示装置を提供することである。

[0006]

【課題を解決するための手段】前記の問題点を解決する ために、本発明は行列方向に配置された各画素と対応す るように設けられた画素用TFT、該TFTのゲート電 極を各行ごとに共通接続する走査電極、該TFTのドレ インを各列ごとに共通接続する信号電極、該TFTのソ ースと接続されている各画素の表示電極、走査電極への 駆動信号出力を制御する走査側駆動回路、信号電極への 駆動信号出力を制御する信号側駆動回路、および行毎反 転駆動を有する液晶表示装置において、正極性のドレイ ン信号が印加された時のゲートパルス幅は負極性のドレ イン信号が印加された時のゲートパルス幅より長いこと を特徴とする液晶表示装置を提供した点に特徴がある。

[0007]

【作用】上記した駆動法だと、ドレイン信号が正極性時 40 にはゲートパルス幅が負極性時のゲートパルス幅よりも 長い。従って、正極性時にはa-Si TFTの駆動能 力は低いけれども、ゲートパルス幅は長いので、ドレイ ン信号は液晶端子部に充分に印加される。したがって、 プロセスのパラツキ等によりTFTの電界効果移動度が 低下しても、480ライン以上の液晶ディスプレイは表 示品質の優れた液晶表示装置が提供される。

[0008]

【実施例】以下に、図面を参照して本発明を詳細に説明 する.

【0009】図1は行毎反転駆動における本発明による ゲート信号群 V に1 ~ V に480 のタイミングチャートを示し たものである。図中において、Vpxは任意のドレイン信 号、t<sub>1</sub>はドレイン信号が正極性時におけるゲートバル ス幅、taはドレイン信号が負極性時におけるゲートパ ルス幅、Vcはドレイン信号の振幅の中心電位である。 上記した駆動法だと、ドレイン信号が正極性時にはゲー トパルス幅が負極性時のゲートパルス幅よりも長い。従 って、正極性時にはa-Si TFTの駆動能力は低い 液晶端子部に充分に印加される。したがって、480ラ イン以上の液晶ディスプレイにおいても表示品質の優れ た液晶表示装置が提供される。

【0010】図3は行毎反転駆動で信号側駆動回路を内 議したTFT-LCDの回路構成、図4は図3に示した ゲート信号群Vc1~Vc480、選択信号群φ1, φ2、及び 任意のドレイン信号Voxのタイミングチャートを示した ものである。図中において、LCは液晶、Qtはトラン スファゲートTFT, Cire. はラインメモリ容量、Val ~Vpgeoはドレイン信号群、Vc はドレイン信号の振幅 の中心電位、 t1 は表示部1ゲートラインの選択時間で ある。ここでトランスファゲートTFTQr はa-S! TFTをレーザーアニールすることにより形成してい る。動作としては任意のゲートラインが選択されている 間に960列分の表示信号(ドレイン信号)を2回にわ たって表示部の液晶端子部に各々書込む。したがって、 従来信号側に1920本の引き出し電極が必要だったも のが962 (960+2) 本の引出し電極でよいことに なる。このことにより、信号側ドライバのコストが低減 できる。

【0011】以下、本発明を上記周辺回路内蔵TFT-LCDに適用した実施例について説明する。

【0012】図5は図3に示した回路構成に適用した本 発明の駆動法を示したものである。図中において、Vc1 ~Vc4soはゲート信号群、φ1, φ2は選択信号群、V1x は任意のドレイン信号、Vcはドレイン信号の振幅の中 心電位、taはドレイン信号が正極性時におけるゲート パルス幅、ta はドレイン信号が負極性時におけるゲー トパルス幅である。また、駆動方法としては、フリッカ を低減させる目的で1ゲートライン毎にドレイン信号の 極性を反転させる駆動、即ち、行毎反転駆動を用いてい る。図中に示すように本発明の駆動法だと、正極性のド レイン信号が印加された時の選択信号群 Φ1. Φ1 各々の 選択パルス幅は負極性のドレイン信号が印加された時の 選択信号群 φ1, φ2 各々の選択パルス幅より長い。従っ て、ドレイン信号が正極性時にはa-Si TFTの駆 動能力は低いけれども、選択信号群の1. の2各々の選択 パルス幅は長いので、ドレイン信号は液晶端子部に充分 に印加される。したがって、480ライン以上の周辺回 50 路を内蔵した液晶ディスプレイにおいても表示品質の優

30

れた液晶表示装置が提供される。

【0013】図6は行毎反転駆動で信号側駆動回路を内 歳したTFT-LCDの第2実施例の回路構成を示した ものである。図中においてV:1~V:410はゲート信号 群、Vp1~Vp9eoはドレイン信号群、LCは液晶、Qr はトランスファゲートTFT, Cuarはラインメモリ容 量である。ここでトランスファゲートTFTQ: はa-S! TFTをレーザーアニールすることにより形成し ている。上記回路構成だと、図3の回路構成に比べ、Q 上する。

【0014】図7は図6に示した回路構成に適用した本 発明の駆動法を示したものである。図中において、Vc1 ~Vg480はゲート信号群、φは選択信号、Vggは任意の ドレイン信号、Vc はドレイン信号の振幅の中心電位、 t<sub>2</sub> はドレイン信号が正極性時におけるゲートパルス 幅、ta はドレイン信号が負極性時におけるゲートパル ス幅である。また、駆動方法としては、フリッカを低減 させる目的で1ゲートライン毎にドレイン信号の極性を 反転させる駆動、即ち、行毎反転駆動を用いている。

【0015】図中に示すように本発明の駆動法だと、正 極性のドレイン信号が印加された時の選択信号のの選択 パルス幅は負極性のドレイン信号が印加された時の選択 信号のの選択パルス幅より長い。従って、ドレイン信号 が正極性時にはa-SiTFTの駆動能力は低いけれど も、選択信号群φの選択パルス幅は長いので、ドレイン 信号は液晶端子部に充分に印加される。したがって、4 80ライン以上の周辺回路を内蔵した液晶ディスプレイ においても表示品質の優れた液晶表示装置が提供され

【0016】図8はフリッカを低減させる目的で1ドレ インライン毎にドレイン信号の極性を反転させる駆動、 即ち、列毎反転駆動を図3に示した回路に用いた場合の 駆動法を示したものである。図中において、Vc1~V G480はゲート信号群、Φ1, Φ2は選択信号群、Vp1は任 意のドレイン信号、Vc はドレイン信号の振幅の中心電 位、 t 1 は表示部 1 ゲートラインの選択時間である。こ こで、 φ1, φ2 各々の選択パルス幅は1ゲートラインの 選択時間 t1 の1/2である。

【0017】図9は列毎反転駆動を図3に示した回路に 40 用いた場合の本発明の駆動法を示したものである。図中 において、Vε1~Vε480はゲート信号群、φ1, φ2は選 択信号群、Vorは任意のドレイン信号、Vc はドレイン 信号の振幅の中心電位、 t1 は表示部1ゲートラインの 選択時間、ta はドレイン信号が正極性時における選択 信号φ」の選択パルス幅、tsはドレイン信号が負極性 時における選択信号の2の選択パルス幅である。すなわ ち、φ1, φ2 各々の選択パルス幅はドレイン信号の極性 によって異なる。

【0018】図10は、上記本発明の駆動法の良さを説 50 より長い。したがって、ドレイン信号が正極性時にはa

明するために、選択パルスの、がオン電圧からオフ電圧 になった瞬時の状態を示した図である。(a)は図8に 示した駆動波形であり、図中において、Citは液晶容量 (含む蓄積容量)、Reross は1本のドレイン電極と他 の電極群との重なり抵抗、Vs1 (Vs1 <Vo) はφ1がオ ン電圧からオフ電圧になるまでにTFTのソース端子に 印加された電圧、Rosi はソース端子の電位がVsiの時 のTFTのドレイン・ソース間抵抗である。一方、 (b) は図9に示した本発明の駆動波形であり、図中に

 $_{ ext{T}}$  、 $C_{11}$ aeの数は各々1/2になり、製造歩留まりが向 10 おいて、 $V_{52}$  ( $V_{52}$   $< V_{5}$ )は $\phi_{1}$ がオン電圧からオフ 電圧になるまでにTFTのソース端子に印加された電 圧、Ross はソース端子の電位がVssの時のTFTのド レイン・ソース間抵抗である。なお、この状態時におい TTFTのドレイン端子にはV。は充分に印加されてい るものとする。

> 【0019】図中を見ればわかるように、(a) におけ る φ 1 のパルス幅は (b) における φ 1 のパルス幅より 短い。よって、a-Si TFTの駆動能力が不十分の 場合は $V_{s1} > V_{s1}$ となる。ここでTFTのドレイン・ソ 20 - ス間抵抗 Ras は、TFTがオン状態時には、ゲート・ ソース間電圧が低いほど高くなる。したがって、Russ >R<sub>2</sub>81となる。

> 【0020】次に、φ1にオフ電圧、φ2にオン電圧が印 加された状態を考えると、この状態においてはRcross が比較的低い場合、先程ソース端子に蓄えられた電荷Q (=CLC・Vs) はRos、Recossを経由して放電し てしまう。ここで、一般的にはRss≫RcrossなのでVs の低下はCicとRosの時定数で決まる。したがって、図 9に示した本発明の駆動法だとReross が比較的低い場 30 合においてもV:の低下は比較的小さいことがわかる。

【0021】よって、周辺回路を内蔵した液晶ディスプ レイにおいて、1本のドレイン電極と他の電極群との重 なり抵抗Rcross が比較的低い場合も表示品質の優れた 液晶表示装置が提供される。

【0022】図11は列毎反転駆動を図6に示した回路 に用いた場合の本発明の駆動法を示したものである。図 中において、Vc1~Vc480はゲート信号群、φは選択信 号、Vorは任意のドレイン信号、Vc はドレイン信号の 振幅の中心電位、ti は表示部1ゲートラインの選択時 間、ts は正極性のドレイン信号を表示部の液晶端子部 にa-S! TFTを介して書き込むのに許容されてい る時間、tr は負極性のドレイン信号を表示部の液晶端 子部にa-Si TFTを介して書き込むのに許容され ている時間である。

【0023】図中に示すように本発明の駆動法だと、正 極性のドレイン信号を表示部の液晶端子部に a - S 1 TFTを介して書き込むのに許容されている時間 te は 負極性のドレイン信号を表示部の液晶端子部に a - S 1 TFTを介して書き込むのに許容されている時間tr

7

ーSi TFTの駆動能力は低いけれども、書き込みに許容されている時間は長いのでドレイン信号は液晶端子部に充分に印加される。よって、周辺回路を内蔵した液晶ディスプレイにおいて、表示品質の優れた液晶表示装置が提供される。また、図10に示した効果は上記駆動波形にも適用されるので、周辺回路を内蔵した液晶ディスプレイにおいて、1本のドレイン電極と他の電極群との重なり抵抗Recoss が比較的低い場合も表示品質の優れた液晶表示装置が提供される。

#### [0024]

【発明の効果】本発明によればドレイン信号が正極性時にはゲートパルス幅が負極性時のゲートパルス幅よりも長い。従って、正極性時にはa-Si TFTの駆動能力は低いけれども、ゲートパルス幅は長いので、ドレイン信号は液晶端子部に充分に印加される。したがって、プロセスのパラツキ等によりTFTの電界効果移動度が低下しても、480ライン以上の液晶ディスプレイは表示品質の優れた液晶表示装置が提供される。

#### 【図面の簡単な説明】

【図1】本発明による $V_{c1} \sim V_{c480}$  のタイミングチャー 20 瞬時の状態を示した図である。 トを示す図である。 【図11】列毎反転駆動にお

【図2】従来のTFT-LCDの構成および駆動波形を 示す図である。

【図3】信号側駆動回路を内蔵したTFT-LCDの構

成その1を示す図である。

【図4】図3に示した $V_{c1} \sim V_{c180}$ 、 $\phi_1$ ,  $\phi_2$ 、および $V_{b1}$  (Kは $1 \sim 960$ ) のタイミングチャートを示す図である。

【図 5】 行毎反転駆動における本発明による図 3 に示した $V_{61} \sim V_{6490}$ 、 $\phi_1$ ,  $\phi_2$ 、および $V_{b1}$  (Kは  $1 \sim 96$ 0) のタイミングチャートを示す図である。

【図6】信号側駆動回路を内蔵したTFT-LCDの構成その2を示す図である。

(図7) 行毎反転駆動における本発明による図6に示したVc1~Vc490、φ1,φ2、およびVp1 (Kは1~960) のタイミングチャートを示す図である。


【図8】列毎反転駆動における図3に示した $V_{61} \sim V$   $G_{480}$ 、 $\phi_1$ ,  $\phi_2$ 、および $V_{DE}$  (Kは $1 \sim 960$ ) のタイミングチャートを示す図である。

【図 9】列毎反転駆動における本発明による図 3 に示した $V_{61} \sim V_{6480}$ 、 $\phi_1$ 、 $\phi_2$ 、および $V_{91}$  (Kは  $1 \sim 96$ 0) のタイミングチャートを示す図である。


【図10】選択パルスがオン電圧からオフ電圧になった の 瞬時の状態を示した図である。


【図11】列毎反転駆動における本発明による図3に示した $V_{c1} \sim V_{c480}$ 、 $\phi_1$ 、 $\phi_2$ 、および $V_{01}$ (Kは $1 \sim 9$ 60)のタイミングチャートを示す図である。


【図1】




[図2]









【図7】



[図8]





[図9]



[図10]

ER 10





【図11】

